

MENU

SEARCH

INDEX

DETAIL

JAPANESE

BACK

2 / 2

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-018390

(43)Date of publication of application : 19.01.1996

(51)Int.Cl.

H03H 9/25

(21)Application number : 06-173225

(71)Applicant : KOKUSAI ELECTRIC CO LTD

(22)Date of filing : 01.07.1994


(72)Inventor : ISHII AKINORI

## (54) SURFACE ACOUSTIC WAVE DEVICE

## (57)Abstract:

PURPOSE: To reduce the size and cost of the surface acoustic wave device.

CONSTITUTION: At the peripheral edge part of the IDT electrode surface of a surface acoustic wave element, a circumferential metallic film 4 which is thicker than the film of the IDT electrode 2 is provided and is subjected to plane junction to a terminal conductor 9 provided on the side of a substrate 12 opposite the terminal electrode 3 of the IDT 2 and a circumferential ground conductor 10 provided opposite the circumferential metallic film 4. Consequently, the need for a package is eliminated, so the device is reduced in size and thickness and the fixation of the element, the connection of the electrode and their hermetic sealing are performed by one process at the same time, so that the man-hours are decreased.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平8-18390

(43)公開日 平成8年(1996)1月19日

(51)Int.Cl.<sup>6</sup>

H 0 3 H 9/25

識別記号

庁内整理番号

F I

技術表示箇所

A 7259-5 J

審査請求 未請求 請求項の数8 F D (全 4 頁)

(21)出願番号 特願平6-173225

(22)出願日 平成6年(1994)7月1日

(71)出願人 000001122

国際電気株式会社

東京都中野区東中野三丁目14番20号

(72)発明者 石井 昭紀

東京都中野区東中野三丁目14番20号 国際

電気株式会社内

(74)代理人 弁理士 大塚 学


(54)【発明の名称】 弾性表面波装置

(57)【要約】

【目的】弾性表面波装置の小型化, コスト低減化を図る。

【構成】弾性表面波素子のIDT電極面の周縁部に、IDT電極2の膜厚より厚い周囲金属膜4を設け、IDT2の端子電極3に対向する基板12側に設けた端子導体9及び周囲金属膜4に対向して設けた周囲接地導体10に面接合するように構成した。

【効果】パッケージが不要になるため小形化, 薄型化が実現されるとともに、素子の固定, 電極の接続, 気密封止が一つの工程で同時に行えるので工数も節減される。



## 【特許請求の範囲】

【請求項 1】 圧電基板と、該圧電基板上に配設されたすだれ状電極と、該すだれ状電極に接続し該すだれ状電極の厚さより厚い 2 つの端子電極と、該端子電極の厚さと等しい厚さで、前記すだれ状電極と前記 2 つの端子電極の周囲を取り囲むように前記圧電基板の周縁部に配設された周囲金属膜とからなる弾性表面波素子と、該弾性表面波素子を実装するための絶縁性の実装基板とを備え、

前記実装基板は、前記 2 つの端子電極と前記周囲金属膜 10 に対向する部分にそれぞれ端子導体と周囲接地導体とが配設され、

前記弾性表面波素子の電極面と前記実装基板の導体面とを対向させて導電性接着剤により面接合してなることを特徴とする弾性表面波装置。

【請求項 2】 前記 2 つの端子電極の一方の端子電極が前記周囲金属膜に接続されたことを特徴とする請求項 1 記載の弾性表面波装置。

【請求項 3】 前記 2 つの端子電極の一方の端子電極が前記周囲金属膜に接続され、他方の端子電極は前記周囲金属膜の一部をなすような位置に間隙をおいて設けられたことを特徴とする請求項 1 記載の弾性表面波装置。

【請求項 4】 前記 2 つの端子電極が前記周囲金属膜の一部をなすような位置にそれぞれ間隙をおいて設けられたことを特徴とする請求項 1 記載の弾性表面波装置。

【請求項 5】 圧電基板と、該圧電基板上に配設されたすだれ状電極と、該すだれ状電極に接続した 2 つの端子電極と、前記すだれ状電極と前記 2 つの端子電極の周囲を取り囲むように前記圧電基板の周縁部に配設された周囲金属膜とからなる弾性表面波素子と、該弾性表面波素子を実装するための絶縁性の実装基板とを備え、

前記実装基板は、前記 2 つの端子電極と前記周囲金属膜に対向する部分にそれぞれ端子導体と周囲接地導体とが配設されるとともに、前記すだれ状電極に対向する部分が掘り下げられて弾性表面波振動を妨げないための空間部が設けられ、

前記弾性表面波素子の電極面と前記実装基板の導体面とを対向させて導電性接着剤により面接合してなることを特徴とする弾性表面波装置。

【請求項 6】 前記 2 つの端子電極の一方の端子電極が前記周囲金属膜に接続されたことを特徴とする請求項 5 記載の弾性表面波装置。

【請求項 7】 前記 2 つの端子電極の一方の端子電極が前記周囲金属膜に接続され、他方の端子電極は前記周囲金属膜の一部をなすような位置に間隙をおいて設けられたことを特徴とする請求項 5 記載の弾性表面波装置。

【請求項 8】 前記 2 つの端子電極が前記周囲金属膜の一部をなすような位置にそれぞれ間隙をおいて設けられたことを特徴とする請求項 5 記載の弾性表面波装置。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】本発明は、通信機器の高周波機能部品として用いられる弾性表面波装置に関するものである。

## 【0002】

【従来の技術】弾性表面波を利用したデバイス、例えば、共振子、フィルタ等の弾性表面波素子（チップ）を収容した弾性表面波装置は、素子の振動する電極面を中空で、かつ、気密に保つため素子をセラミック等のパッケージに収容して溶接により封止する構造を有している。図 4 は従来の構造例を示す断面図である。図において、13 は弾性表面波素子であり、上面にすだれ状の変換器電極とその端子電極が設けられている。17 はパッケージ、14 はパッケージ 17 の内部の端子電極であり、ボンディングワイヤ 16 によって素子 13 の端子電極に接続されている。15 は、キャップである。

## 【0003】

【発明が解決しようとする課題】一般に、従来の弾性表面波装置は、セラミックパッケージ等が高価であり装置のコストの大きな割合を占めているため、価格の低減に限度がある。また、図 4 に示した従来の表面実装形のセラミックパッケージの場合も、弾性表面波素子の 1 チップを 1 パッケージに収容するため、小型化の限界はパッケージ 17 の大きさにより決定されている。また、装置の高さについては、ボンディングワイヤ 16 とキャップ 15 とが接触しないように空間部が必要なことと、パッケージ 17 自体の底面部の厚さのため、薄型化にも制約がある。さらに、弾性表面波素子（チップ）13 を他の IC 回路等と共にパッケージに収容して封止する場合、チップが裸のままでは、封止樹脂が振動する電極表面に接触するため、所望の電気特性が得られない場合がある。一方、上記の素子実装の製造工程は、大きく分けてダイボンディング、ワイヤボンディング、気密封止の 3 つの工程からなり、製造コスト面でも、工数面でも、工程がより少ない方が望ましい。

【0004】本発明の目的は、従来技術の問題点の高価なパッケージを排除し、弾性表面波素子等の振動する電極面に振動可能な空間部が確保され、気密に保ちながら小型化、薄型化でき、さらに、製造工程が少ない弾性表面波装置を提供することにある。

## 【0005】

【課題を解決するための手段】本発明の弾性表面波装置は、振動する IDT 電極の周囲のすべて、あるいは接続端子を除いた周囲に、IDT 電極と同じかまたは他の金属膜を設けることにより銀（Ag）ペースト等の導電性接着剤を用い素子の固定と電極部の接続および気密封止を同時に行えるようにしたことを要旨とするものである。

## 【0006】

3

【実施例】以下図面により本発明の詳細を説明する。代表例として、素子が弾性表面波共振子の場合について述べる。図1は本発明の第1の実施例を示す説明用斜視図である。図において、1は圧電基板、2は圧電基板1の上に形成されたすだれ状電極（Inter Digital Transducer, 以下IDTと略す）、3は接続用端子電極、4はIDT電極1、端子電極3と同じ材質の金属かあるいは他の金属で周囲を囲むように設けた周囲金属膜である。一方、9は端子導体、10は周囲接地導体であり、絶縁性の実装基板12上に配設されている。11は配線導体であり、多層構成の実装基板12の内層に配設されて外部回路との接続に用いられる。実装基板12の端子導体9、周囲接地導体10に導電性接着剤をスクリーン印刷法等により塗布し、弾性表面波素子を電極面を下にし、端子電極3と端子導体9、及び周囲金属膜4と周囲接地導体10を対向させ精度よく位置を合わせて接着する。その後、加熱硬化してチップと基板を密着させて実装する。以上の工程によって、チップの固定、電極の接続、気密封止実装を同時に行うことができる。

【0007】この時、IDT2と基板12との間に1000Å以上の空間部が確保される。すなわち、基板12のIDT2と対向する部分を、端子導体9と周囲接地導体10よりも掘り下げた構造、又はIDT2の厚さよりも、端子電極3と周囲金属膜4を厚くする構造、あるいは、導電性接着剤の厚みにより、この空間部を確保する。

【0008】図2は本発明の第2の実施例を示す素子側の平面図である。この実施例では、周期金属膜5は、圧電基板1上に施されたIDT2の一方の端子電極3に対する他の端子電極と接続されている。この場合も、図1の第1の実施例と同様に、基板12側の上記素子側電極に対向する部分に端子導体と周囲接地導体とを設けて接合し、IDT2と対向する基板12との間に1000Å以上の空間部が設けられている。

【0009】図3(a)は本発明の第3の実施例を示す素子側の平面図である。この実施例は、圧電基板1上に施されたIDT2の一方の端子電極6が周期金属膜7の一部をなすような位置に設けられている。そして、その端子電極6と周囲金属膜7との間に100μm以下の間隙8が設けられている。この実施例の場合、端子電極6は周囲金属膜7の内側に囲まれていないため、対向する基板12は配線導体の接続が容易であるため、多層構成でなくてよい。この場合も、図1、図2の実施例と同様

4

に、IDT2と対向する基板12との間に1000Å以上の空間部が設けられている。また、この場合は、導電性接着剤を用いて基板12に実装したとき、間隙8があるために完全な気密封止にはならないが、間隙8は100μm以下であるので、他のIC回路等と同時に樹脂封止して実用に供することができる。

【0010】図3(b)は本発明の第4の実施例を示す素子側の平面図であり、IDT2の端子電極6の両方が接地から絶縁されている場合である。従って、周囲金属膜7'は端子電極6の部分で分断されている。

【0011】

【発明の効果】以上詳細に説明したように、本発明によれば、従来のようなパッケージを必要としないため、コストが低減され、外形寸法をより小型化、薄型化することができる。また、素子の固定、電極の接続、気密封止が同時に行えるため、工程数も大幅に減り製造コストが低減されるという利点がある。

【図面の簡単な説明】

【図1】本発明の第1の実施例を説明する斜視図である。

【図2】本発明の第2の実施例を示す素子の平面図である。


【図3】本発明の第3及び第4の実施例を示す素子の平面図である。

【図4】従来構成の断面図である。


【符号の説明】

- 1 圧電基板
- 2 IDT
- 3 端子電極
- 4 周囲金属膜
- 5 周囲金属膜
- 6 端子電極
- 7, 7' 周囲金属膜
- 8 間隙
- 9 端子導体
- 10 周囲接地導体
- 11 配線導体
- 12 基板
- 13 弾性表面波素子
- 14 端子電極
- 15 キャップ
- 16 ボンディングワイヤ
- 17 パッケージ


【図1】



【図2】



【図3】



【図4】

